Synapticad Allproducts V10.05A 自動化電子設計 英文精簡版

Synapticad Allproducts V10.05A 自動化電子設計 英文精簡版 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
HoneRiSO Rip 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Synapticad Allproducts V10.05A 
語系版本: 英文精簡版 
光碟片數: 單片裝 
保護種類: 授權檔 
破解說明: 見最底下 
系統支援: Windows NT/2000/XP 
硬體需求: PC 
軟體類型: 自動化電子設計 
更新日期: 2005.05.18 
軟體發行: Synapticad(L.ND) 
官方網站: http://www.synapticad.com 
中文網站: 無 
軟體簡介: (以官方網站為準) 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
SynaptiCAD 公司出品的 EDA【電子設計自動化】工具集合，包括 HDL 輸入、模擬 
、測試、波形分析、管腳對映工具等等，是一個很完整的EDA方案。 
 
包含了 9 種功能強大的工具： 
 
- TestBencher Pro 
用於從獨立於語言的時序邏輯表產生互動式 VHDL、Verilog、OpenVera、e、和 
TestBuilder 測試基準及總線功能的模型。產生的測試基準能提供基於模擬相應的 
不同的激發向量，以便於測試基準功能作為一個被測試系統環境的動作模型正常工 
作。TestBencher Pro 是一個優秀的測試大規模 FPGA 和 ASIC 設計的工具。 
 
- BugHunter Pro 
一款用於 Verilog， VHDL 和 C++ 模擬器的圖形調試系統。BugHunter 支援所有 
主要的 HDL 模擬器，其主要功能包括：單一步驟調試、波形資料串流、項目管理 
等等。可以偵測程式與幫助系統的交互過程從而發現問題所在。 
 
- VeriLogger Pro 
Verilog 模擬器軟體。提供一個綜合了傳統 Verilog 模擬器所有特徵的模擬環境 
，它具有強大的圖形測試向量產生器。VeriLogger 的快速模型測試使用戶可以對設 
計中的每個模型進行「自底向上」的測試。 
 
- WaveFormer Pro 
由時序圖分析器、模擬器和測試向量產生器組合而成。它為設計人員提供了一個整 
合的環境，可以用來開發數位和模擬線路的時序圖。WaveFormer Pro 可以由 Spice 
模擬器，Mathematica 或 Matlab 等工具輸入模擬資料。還可以利用 WaveFormer 
Pro 內部擁有的波形函數直接產生模擬信號；或者將從總線上得到的數位信號變換 
成模擬信號。還可以將模擬信號波形逐段線性地變換成Spice模擬器的電壓信號源。 
 
- SimuTAG 
一款功能強大和即時地查證出 FPGAs 的錯誤的系統。可經由比較 FPGA 功能規則 
反證 RTL 樣式模擬規則，迅速發現邏輯和綜合錯誤。 
 
- PinPort 
提供數位硬體與 Verilog 或 C++ 的虛擬接口環境。 
 
- DataSheet Pro 
時間表檔案夾管理工具。 
 
- Timing Diagrammer Pro 
時間表設計工具。 
 
- Gigawave Viewer 
波形觀測器。 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
 
站長安裝測試環境與安裝說明: 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
‧測試環境 Windows 2000 Service Pack 4 繁體中文版、P4-2.8G 中央處理器、 
  256Mb 記憶體、NTFS 格式 80.0Gb 硬碟。 
 
‧使用光碟 Setup.exe 安裝，安裝完成後把光碟 授權檔 資料夾裡的 syncad.lic 
  複製到 Allproducts V10.05A 安裝完成後的資料夾裡去，不知道該複製到哪裡去 
  的話，使用檔案總管(Explorer.exe)的檔案尋找(F3)功能找出硬碟裡 syncad.lic 
  檔案的位置就是了(syncad.lic 檔案的預設位置在 C:SynaptiCAD) 
 

-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=